资料下载
使用FPGA实现一位全加器的文本输入实验报告资料免费下载
分享资料个
一、实验目的与要求
通过此实验了解FPGA 开发软件Quartus II 的使用方法及VHDL 的编程方法，学习用VHDL 语言来描述1 位全加器及电路的设计仿真和硬件测试。
二、实验设备
SmartSOPC+多功能教学实验开发平台。
三、实验内容
本实验的内容是建立一个1 位全加器。具体内容包括：
（1）使用quartus II 建立工程、编写程序；
（2）进行波形仿真验证；
（3）进行硬件测试；
通过SmartSOPC实验箱上的按键KEY0-KEY2输入信号，分别为ain 、bin 、cin 输出sum 和count 通过led6 和led7 指示（灯亮表示输出为“ 0”）。
四、实验步骤
（1）启动quartus II 建立一个空白工程，然后命名为adder1b.qpf 。
（2）新建VHDL源程序文件adder1b.vhd ，输入程序代码并保存。
（3）编译前设置：
1 、选择目标芯片EP3C55F484C8。
2 、选择配置器件的工作方式。
3 、选择配置器件EPCS1和编程方式。
4 、选择目标器件闲置引脚状态为输入三态。
5 、锁定引脚。
set_location_assignment PIN_E13 -to led［6］
set_location_assignment PIN_E11 -to led［7］
set_location_assignment PIN_AB11 -to key［0］
set_location_assignment PIN_AA11 -to key［1］
set_location_assignment PIN_T21 -to key［2］
6 、再次进行全程编译。
（4）通过jtag 下载程序到实验箱中，并将相应的短接帽插好，并将按键与相应FPGA输出引脚连接好，观察实验现象。
（5）通过波形仿真，查看实验结果。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
