×

AES算法中S—box和列混合单元的优化及FPGA实现的论文说明

消耗积分:0 | 格式:rar | 大小:0.38 MB | 2021-01-25

分享资料个

　　由于AES算法的硬件实现较为复杂，在此提出一种优化算法中S—box和列混合单元的方法。其中S—box通过组合和有限域映射的方法进行优化，列混合单元使用算式重组的方法进行优化。这些优化设计通过组合逻辑实现，经过仿真并在Xilinx Spartan 3系列FPGA上进行综合验证，可以将结构简化，使AES电路面积得到优化，明显节约硬件资源。

下载并关注上传者 开通VIP，低至0.08元下载/次

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !