资料下载
×
SERDES FPGA设计手册免费下载
消耗积分:0 |
格式:rar |
大小:2.92 MB |
2021-02-26
分享资料个
为了学习xilinx serdes 原语的使用，以及交流学习经验，在工程项目中方便的应用SERDES进行设计，故编写此文档。
CLK 和CLKDIV 的相位关系，在串并转换的过程中是非常重要的。CLK 和CLKDIV 的相位关系应该是理想对齐的。FPGA 中存在这样的时钟模块单元来设计满足CLK 和CLKDIV 的相位关系。
在networking 模式下，解决时钟相位关系的唯一办法是：
CLK driven by BUFIO， CLKDIV driven by BUFR
CLK driven by DCM， CLKDIV driven by the CLKDV output of the same DCM
CLK driven by PLL， CLKDIV driven by CLKOUT［0:5］ of same PLL
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
