×

使用FPGA实现高速CRC并行算法的设计研究

消耗积分:0 | 格式:rar | 大小:0.26 MB | 2021-03-23

分享资料个

　　环冗余校验码作为一种检出概率高并且易于实现的检错码，被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理，然后从CRC串行实现的电路结构出发，通过严密的理论推导，得出了基于逻辑设计的高速CRC并行吏现递推公式，可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路，电路的综台结果表明，该方法具有更步的资源占用量和更高的工作频率。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !