资料下载
×
ADS7886实用FPGA驱动代码
消耗积分:5 |
格式:zip |
大小:0.00 MB |
2022-03-01
lyfcrazy
分享资料个
ADS7886驱动代码 Verilog 含注释超简单易懂易应用
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(1)
发评论
-
处处相逢处处逢
07-02
0 回复 举报input RST; //复位按键input SDI; //AD数据通信输入,对应连接AD的SDOinput c0; //锁相环产生的信号input start; //开始采样信号output SCLK; //给AD的时钟信号output CS; //片选output [11:0]DATAOUT; //输出数据reg [5:0]timecnt; //计数器，记录一个采集周期的脉冲数，16个采集脉冲，3个CS拉高非采集脉冲（数据手册）reg [5:0]timecnt_n; //计数器下个状态reg CS;reg CS_N;reg [11:0]DATA; //数据寄存器reg [11:0]DATA_N;reg [11:0]DATAOUT; //数据输出寄存器reg [11:0]DATAOUT_N;我想找个LVDS的，不好找啊 收起回复
- 相关下载
- 相关文章
