资料下载
×
PDN设计和FPGA收发器性能
消耗积分:0 |
格式:pdf |
大小:387 KB |
2011-05-11
分享资料个
面向收发器(SERDES) FPGA 的PDN 设计对电源有严格的要求，需要干净的电压源。虽然低功耗应用中通常采用低泄漏(LDO) 线性稳压器，但这一方法必须仔细的隔离电压源。电路板设计人员在这些应用中必须全面考虑电压源隔离和电压源共享问题。隔离度较高时，会增加稳压器的数量，而太多的共享则会影响性能。如果PDN 稳压不够，那么，收发器的性能会受到很大影响。因此，正确的选择稳压器和电源配置对于实现最佳收发器性能非常重要。在很多PDN 设计中，创新的开关稳压器相对于线性稳压器有很大的优势。而且，FPGA收发器技术不断发展，在FPGA 中实现稳压器，从而不再需要使用外部稳压器。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
