×

利用扩频时钟来降低EMI

消耗积分:2 | 格式:pdf | 大小:7.57 MB | 2023-02-14

李生

分享资料个

RF DAC的无杂散动态范围受到严重的数字do主开关的限制，这会干扰模拟输出信号。介绍了一种扩频时钟发生器（SSCG）的设计、布局和仿真。SSCG调制用于切换DAC数字块的时钟频率，以减少DAC模拟输出信号处的电磁干扰（EMI）杂散。利用相位控制架构而非传统PLL，SCG系统被证明可以将分频时钟脉冲的频谱高度降低到9.6dB。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !