×

FPGA设计中的经验

消耗积分:0 | 格式:doc | 大小:471 KB | 2011-07-12

分享资料个

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(4)
发评论
pengfulai 2011-09-03
0 回复 举报
感谢版主~~ 收起回复
alanliyuan 2011-08-31
0 回复 举报
支持 收起回复
全部评论

下载排行榜

全部4条评论

快来发表一下你的评论吧 !