资料下载
×
JEDEC JESD204A数据转换器接口技术分析
消耗积分:0 |
格式:pdf |
大小:259 KB |
2011-08-04
分享资料个
数据转换器通常需要很少的来控制/ 状态总线引脚来配置和监控 JEDEC JESD204A 接口的功能特性。控制和状态寄存器接口的详细信息被明确排除在 JEDEC 规范的范围之外。JESD204A 的物理层定义一个基于 SERDES 的单向点对点式差分串行协议，能够以312.5 Mbps 到 3.125 Gbps 的速率处理自带时钟的 8 位/10 位编码数据。对于位于同一块FR-4 印刷电路板上的发射器器件（ADC 或 FPGA/ASIC）和接收器器件（DAC 或FPGA/ASIC），如果物理层的实现符合 JESD204A 规范，则可以保证它们在不短于 20 厘米长的铜迹线上处理速度可达 3.125 Gbps 并且信号完整。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
