资料下载
基于Xilinx Zynq-7010/20系列——PS＋PL异构多核案例开发手册
前 言
本文主要介绍 PS + PL 端异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、
Xilinx Vivado 2017.4 、Xilinx SDK 2017.4。
案例位于产品资料“4-软件资料\Demo\All-Programmable-SoC-demos\”目录下。案例
包含 PL 端 Vivado 工程，主要使用 Xilinx 提供的标准 IP 核配置 PL 端资源实现接口扩展，
同时包含 PS 端裸机/Linux 程序。案例目录详细说明见下表：
表 1
目录 | 目录 | 文件/目录 | 说明 |
hw |
bin | xxx_xc7z010.bin/xxx_xc7z010.bit | xc7z010 PL 端可执行文件 |
xxx_xc7z020.bin/xxx_xc7z020.bit | xc7z020 PL 端可执行文件 | ||
project | xxx_xc7z010 | xc7z010 PL 端 Vivado 工程 | |
xxx_xc7z020 | xc7z020 PL 端 Vivado 工程 | ||
sw |
baremetal_demo | bin | PS 端裸机可执行文件 |
project | PS 端裸机工程 | ||
linux_system | image | Linux 脚本程序、 动态设备树镜像文件 | |
src | 动态设备树源文件 |
在进行本文操作前， 请先参考 PS 端裸机与 FreeRTOS 案例开发手册、PL 端案例开发手
册、PL 端功能动态设备树使用方法，熟悉工程编译、程序加载与固化、动态设备树加载
等方法。
案例使用 Block Design + Verilog 语言方式进行开发， 可在 Vivado 界面点击"IP INTEG
RATOR -> Open Block Design"打开 BLOCK DESIGN 开发界面。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
