资料下载
×
高码率LDPC码译码器的优化设计与实现
消耗积分:5 |
格式:rar |
大小:223 |
2009-11-25
张涛
分享资料个
本文以CCSDS 推荐的7/8 码率LDPC 码为例，提出了一种适于高码率LDPC 码译码器的硬件结构优化方法。高码率的LDPC 码通常也伴随着行重与列重的比例较高的问题。本方法是在拆分校验矩阵的基础上，优化常用的部分并行译码结构，降低了高码率LDPC 码译码时存在的校验节点运算单元(CNU)与变量节点运算单元(VNU)之间的复杂度不平衡，并由此提高了译码器的时钟性能。实验证明，本文方案提供的结构与常用的部分并
行译码结构相比，节省硬件资源为41％；采用与本文方案相同的硬件资源而未经矩阵拆分的部分并行译码方案的码速率为本文方案的75％。
行译码结构相比，节省硬件资源为41％；采用与本文方案相同的硬件资源而未经矩阵拆分的部分并行译码方案的码速率为本文方案的75％。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
