资料下载
×
如何使用FPGA实现结构化LDPC码的高速编译码器
消耗积分:0 |
格式:rar |
大小:0.45 MB |
2021-03-26
分享资料个
提出一种高吞吐量、低复杂度、可扩展的非正则低密度校验（Low density parity check，LDPC）码准并行编码结构及译码结构及其实现方案，该编码结构和译码结构针对不同码长的非正则结构化LDPC码可进行相应扩展通过对编译码算法，优化编译码结构进行调整，降低了编译码嚣硬件实现中的关键路径迟延，并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片实现了一个码长10 240，码率1／2的非正则结构化LDPC码编码器和译码器。实现结果表明：该编码器信息吞吐量为1．878 Gb／s，该译码器在采用18次迭代情况下信息吞吐量可迭223 Mb／s。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
