资料下载
ARMJTAG.调试原理
分享资料个
既然是介绍 JTAG 调试，还是让我们从 IEEE 的 JTAG 调试标准开始吧。JTAG 是 JOINT
TEST ACTION GROUP 的简称。IEEE 1149.1 标准就是由 JTAG 这个组织最初提出的，最终由
IEEE 批准并且标准化的。所以，这个 IEEE 1149.1 这个标准一般也俗称 JTAG 调试标准。
接 下 来的这 一 部分， 主 要简单 的 介绍了 TAP （TEST ACCESS PORT） 和
BOUNDARY-SCAN ARCHITECTURE 的基本构架。虽然不是很全面，但对了解 JTAG 的基本
原理来说，应该是差不离了。如果希望更全面深入的了解 JTAG 的工作原理，可以参考 IEEE
1149.1 标准。
2-1 边界扫描
在 JTAG 调试当中，边界扫描（Boundary-Scan）是一个很重要的概念。边界扫描技术的
基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单
元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器（Boundary-Scan Register Cell）。
当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。
通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。对于芯片的输
入管脚，可以通过与之相连的边界扫描寄存器单元把信号（数据）加载倒该管脚中去；对于
芯片的输出管脚，也可以通过与之相连的边界扫描寄存器“捕获”（CAPTURE）该管脚上的
输出信号。在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运
行不会受到任何影响。这样，边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要
调试的芯片。另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，
在芯片的周围形成一个边界扫描链（Boundary-Scan Chain）。一般的芯片都会提供几条独立的
边界扫描链，用来实现完整的测试功能。边界扫描链可以串行的输入和输出，通过相应的时
钟信号和控制信号，就可以方便的观察和控制处在调试状态下的芯片。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
