×

设计验证中的随机约束

消耗积分:3 | 格式:rar | 大小:455 | 2009-12-14

分享资料个

随机约束在现代集成电路验证中已得到国际IC 设计业界的普遍认可，并逐渐开
始普及。与传统的定向测试比较，它在验证效率、验证覆盖率等方面具有诸多
优势。最新公布的SystemVerilog IEEE 标准中，包含了对随机约束的支持。本
文举例说明了随机约束的优点、使用方法及其与断言和功能覆盖率相辅相成的
关系。目前国内已有一些设计单位开始将随机约束应用于设计验证中，本文的
宗旨是介绍我们的成功经验以推动这种新的验证方法在国内的推广和普及。
关键字：随机约束，SystemVerilog，功能覆盖率
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !