数字系统中硬件描述语言VHDL的简介

　　数字系统设计分为硬件设计和软件设计， 但是随着计算机技术、超大规模集成电路（CPLD、FPGA）的发展和硬件描述语言（HDL， Hardware Description Language）的出现，软、硬件设计之间的界限被打破，数字系统的硬件设计可以完全用软件来实现，只要掌握了HDL语言就可以设计出各种各样的数字逻辑电路。

　　1.1 老的硬件设计方法

　　老的硬件设计方法有如下几个特征：

　　（1） 采用自下而上的设计方法

　　使用该方法进行硬件设计是从选择具体元器件开始，并用这些元器件进行逻辑电路设计，从而完成系统的硬件设计，然后再将各功能模块连接起来，完成整个系统的硬件设计，

　　（2） 采用通用逻辑元器件

　　通常采用74系列和CMOS4000系列的产品进行设计

　　（3） 在系统硬件设计的后期进行调试和仿真

　　只有在部分或全部硬件电路连接完毕，才可以进行电路调试，一旦考虑不周到，系统设计存在较大缺陷，则要重新设计，使设计周期延长。

　　（4） 设计结果是一张电路图

　　当设计调试完毕后，形成电原理图，该图包括元器件型号和信号之间的互连关系等等。

　　老的硬件设计方法已经使用了几十年，是广大电子工程师熟悉和掌握的一种方法，但是现在这种方法老了，不仅方法老了，就连使用的元器件也老了。

　　1.2 使用HTL的硬件设计方法

　　所谓硬件描述语言，就是利用一种人和计算机都能识别的语言来描述硬件电路的功能，信号连接关系及定时关系，它可以比电原理图更能表示硬件电路的特性。

　　该方法有如下特征：

　　（1） 支持自顶向下的设计方法

　　所谓自顶向下的设计方法就是从系统的总体要求出发，自顶向下分三个层次对系统硬件进行设计。

　　第一个层次是行为描述，所谓行为描述，实际就是对整个系统的数学模型的描述，在行为描述阶段，并不真正考虑其实际操作和算法怎么实现，而是考虑系统的结构和工作过程是否能达到系统设计规格书的要求。