资料下载
×
高速ADC与FPGA的LVDS数据接口中避免时序误差的设计考虑
消耗积分:0 |
格式:pdf |
大小:1.93MB |
2024-10-15
分享资料个
本应用笔记描述了设计ADC与FPGA之间LVDS接口的设计考虑因素。它还提供了有关LVDS数据标准的详细信息。LVDS(低压差分信号)和LVCMOS是更广泛接受的ADC数字数据输出标准。将LVDS数据捕捉到FPGA中的时序分析有利于使用ADC和FPGA接口进行设计的工程师。尽管本应用笔记分析了LVDS接口，但只需稍加修改，这种时序分析也可应用于其它差分标准。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
