片上系统( System on Chip,SoC)技术已成为超大规模集成电路发展的趋势,SoC芯片的功能日益复杂,片上集成的外设数目越来越多。中断控制器作为连接外设和CPU之间的桥梁,能够提高CPU的工作效率,改善CPU与外设的协调性。同时,SoC芯片具有集成度高、专用性强的特点,需设计适应于该芯片的中断控制器。
CPU支持中断请求(Interrupt Request,IRQ)和快速中断请求( Fast Interrupt Request,FIQ)2种类型的中断。与IRQ相比,FIQ有额外的5个物理寄存器(R8_fiq - R12_fiq),能减少CPU处理中断时上下文切换的时间开销,通常用于高速数据传输和通道处理等实时性要求较高的场合。
为降低多个中断源被分配为快速中断请求( FIQ)时的时间开销,设计一种用于FIQ中断源识别和优先级仲裁的向量中断控制器。采用Verilog语言完成硬件描述,通过Modelsim仿真和FPGA验证,实现基于SMIC0. 13 pdm CMOS工艺的综合布局布线工作。仿真和验证结果表明,该向量中断控制器的面积为0.107 mIT12,平均功耗为3.56 mW,工作频率为80 MHz,可满足移动通信宽带射频片上系统芯片的实时性需求。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !