×

用于零延迟缓冲器的PLL设计

消耗积分:3 | 格式:rar | 大小:221 | 2010-01-25

哈哈哈

分享资料个

本文设计了一款用于零延迟时钟缓冲器的PLL，采用一种结构简单并且实现低失配的电荷泵，详细阐述了对噪声有很强抑制作用的一种差分结构的压控振荡器，采用CSMC 0.5μm N 阱CMOS 工艺，在3.3V 电源电压下，该PLL的工作频率范围为10MHz-140MHz，周对周抖动为45ps@50MHz，功耗为4.8mW,芯片面积为1.2μm×1.7μm。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !