资料下载
×
一种可配置的Cache RAM存储器的设计
消耗积分:5 |
格式:rar |
大小:221 |
2010-01-25
分享资料个
不同的应用对存储器结构有不同的需求：在运行控制任务时，需要Cache 匹配速度
差异；在处理数据流时，需要片内存储器提高访问带宽。本文设计了一种基于SRAM 的可配置Cache/SRAM 存储器，通过数据存储器独立寻址，控制和数据通路充分共享，实现了一个四路组相连、容量为16KB 的Cache 和容量为16KB 的SRAM。综合结果表明，该设计与普通Cache 相比，延时仅增加0.035%，门数增加1.06%。
差异；在处理数据流时，需要片内存储器提高访问带宽。本文设计了一种基于SRAM 的可配置Cache/SRAM 存储器，通过数据存储器独立寻址，控制和数据通路充分共享，实现了一个四路组相连、容量为16KB 的Cache 和容量为16KB 的SRAM。综合结果表明，该设计与普通Cache 相比，延时仅增加0.035%，门数增加1.06%。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
