资料下载
×
利用高级Cyclone III FPGA PLL，提高灵活性
消耗积分:5 |
格式:rar |
大小:344 |
2010-02-05
王军
分享资料个
在使用FPGA 时，经常忽略了它的一个优点——能够集成时钟解决方案。这种集成能力
不但降低了系统成本，而且最新的65-nm Altera®Cyclone®III FPGA 支持高级时钟管理和锁相环(PLL)技术，因此，还极大地提高了设计灵活性。设计人员利用Cyclone III 时钟管理功能，管理整个FPGA 和电路板的时钟系统。而且，由于Cyclone III PLL 集成在FPGA 中，可以利用Altera的Quartus®II 设计环境，轻松进行设置和配置。
关键词：FPGA，Cyclone III FPGA PLL，集成度
引言
在使用FPGA 时，经常忽略了它的一个优点——能够集成时钟解决方案。这种集成能力不但降低了系统成本，而且最新的65-nm Altera®Cyclone®III FPGA 支持高级时钟管理和锁相环(PLL)技术，因此，还极大地提高了设计灵活性。设计人员利用Cyclone III 时钟管理功能，管理整个FPGA和电路板的时钟系统。而且，由于Cyclone III PLL 集成在FPGA 中，可以利用Altera 的Quartus®II设计环境，轻松进行设置和配置。
不但降低了系统成本，而且最新的65-nm Altera®Cyclone®III FPGA 支持高级时钟管理和锁相环(PLL)技术，因此，还极大地提高了设计灵活性。设计人员利用Cyclone III 时钟管理功能，管理整个FPGA 和电路板的时钟系统。而且，由于Cyclone III PLL 集成在FPGA 中，可以利用Altera的Quartus®II 设计环境，轻松进行设置和配置。
关键词：FPGA，Cyclone III FPGA PLL，集成度
引言
在使用FPGA 时，经常忽略了它的一个优点——能够集成时钟解决方案。这种集成能力不但降低了系统成本，而且最新的65-nm Altera®Cyclone®III FPGA 支持高级时钟管理和锁相环(PLL)技术，因此，还极大地提高了设计灵活性。设计人员利用Cyclone III 时钟管理功能，管理整个FPGA和电路板的时钟系统。而且，由于Cyclone III PLL 集成在FPGA 中，可以利用Altera 的Quartus®II设计环境，轻松进行设置和配置。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
