资料下载
×
基于FPGA的高速数字相关器设计
消耗积分:0 |
格式:rar |
大小:108 |
2010-07-21
敷衍作笑谈
分享资料个
在数字通信的数据传输过程中,需要保持数据在传输过程中的同步,因此要在数据传输过程中插入帧同步字进行检测,从而有效避免发送数据和接收数据在传输过程中出现的异步问题。文中提出了一种采用流水线技术、基于FPGA设计高速数字相关器的方法。仿真结果表明设计方案是可行的。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
