资料下载
×
COMS基本单元电路
消耗积分:10 |
格式:rar |
大小:146 |
2010-08-16
分享资料个
反相器也是CMOS
VLSI电路中的蛀
基奉的单元电路。常
用的CMOS静态反相
器有三韩， 如图5．1
所示。CMOS反相器
是由一对互补的MOSFET
组成的 通常
总是用PMOSFET作
为上拉元件，用NMOSFET作为下拉元件，以便和其
它类型的MOS电路及TTL电路的电平相匹配。图5．1
(a)所示反相器是最基奉的。图5．I(b)是时钟控制的
CMOS反相器，当 =l耐，相当于图5．1 )串联了一个
等效电阻，其它方面和腰5．1(a)一样}而当 =0时
共输出为高阻志，所以它是一个“三态反相门 圈5．1
(c)实际上是一个以PMOSFET作为负截电阻的有比
反相器．其特性和分薪方法与EID NMOS电路十分
类似。它主要用在多输入端的畿非n矩阵绪构中， 从
而省击多输入对的多个PMOSFET及众多的连线，可
取节省大量芯片面积．所以它被广琵地用于耀肆式的
VL$1电路中。尽管这种电路增大了直流功耗，但在
炬阵中可以采用动态侠电，从而缓和了选一矛盾。
VLSI电路中的蛀
基奉的单元电路。常
用的CMOS静态反相
器有三韩， 如图5．1
所示。CMOS反相器
是由一对互补的MOSFET
组成的 通常
总是用PMOSFET作
为上拉元件，用NMOSFET作为下拉元件，以便和其
它类型的MOS电路及TTL电路的电平相匹配。图5．1
(a)所示反相器是最基奉的。图5．I(b)是时钟控制的
CMOS反相器，当 =l耐，相当于图5．1 )串联了一个
等效电阻，其它方面和腰5．1(a)一样}而当 =0时
共输出为高阻志，所以它是一个“三态反相门 圈5．1
(c)实际上是一个以PMOSFET作为负截电阻的有比
反相器．其特性和分薪方法与EID NMOS电路十分
类似。它主要用在多输入端的畿非n矩阵绪构中， 从
而省击多输入对的多个PMOSFET及众多的连线，可
取节省大量芯片面积．所以它被广琵地用于耀肆式的
VL$1电路中。尽管这种电路增大了直流功耗，但在
炬阵中可以采用动态侠电，从而缓和了选一矛盾。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
