高速ADC/DAC的测试方法分享

信号协议中同步传输和异步传输有什么区别

晶体管level shifter是怎么实现电平转换功能的？

TM1637数码管模块的使用

模拟IC设计原理图2：寄存器的原理和电路原理图介绍

FPGA设计之Verilog中clk为什么要用posedge而不用negedge？

如何设计一个对按键信号进行计数的计数器？

仿真测试3：分频、奇数、偶数

单口RAM、同步FIFO、异步FIFO的设计

有限状态机分割设计

RT-Thread开发GD32F450添加adc外设

FPGA设计中的模块化设计

AD数据转换-SAR ADC介绍

使用普通的多路复用器进行切换时钟会发生什么？

如何使用Verilog硬件描述语言描述时序逻辑电路？

看看两个使用Verilog HDL设计的简单电路

LED模组上的芯片都有哪些不同？

异步复位寄存器的0时刻是如何进行赋值的呢？

clock-gating的综合实现

为什么要用Serdes？