什么是功能ECO？为什么许多功能ECO解决方案无此效果？

和大家聊聊IC芯片验证中的风险

集中式的版本控制和分布式版本控制介绍

RTL表达式和运算符

利用硬件辅助工具加速芯片前端设计的功能性验证阶段

用于解码器IP设计和合规性验证的比特流和软件工具链DVK

我们一般习惯在哪里开发我们的功能覆盖率模型呢

关于RTL表达式和运算符

关于数字硬件建模SystemVerilog

介绍3个时序优化的RTL改动及其中Formal SEC的角色

RTL表达式和运算符

cocotb中的基础语法与SystemVerilog中的常用语法对照总结

RTL表达式和运算符

详解RTL设计中多时钟域的处理方法

在RTL设计中如何做到低功耗设计

如何调试设计中的时钟域交汇问题

【紫光同创国产FPGA教程】【第六章】PDS下按键消抖实验

【紫光同创国产FPGA教程】【第三章】按键检测实验

用Elaborated Design优化RTL的代码

Vivado开发技巧：综合策略与合适的编译顺序