搜索内容
登录
UVM
0人关注
UVM是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。
...展开
159
文章
0
视频
26
帖子
19354
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
如何将sequences类型添加或注册到sequence library里呢？
2023-09-08
806阅读
UVM设计模式之观察者模式解读
2023-08-24
1250阅读
UVM设计模式之状态模式介绍
2023-08-22
1202阅读
UVM设计中的sequence启动方式有哪几种呢？
2023-08-17
5342阅读
迭代模式在UVM中的应用有哪些
2023-08-14
755阅读
UVM设计模式之访问者模式
2023-08-11
912阅读
行为型设计模式在UVM中的应用
2023-08-09
881阅读
Python中的迭代器介绍 迭代器在scoreboard中的应用有哪些？
2023-08-08
741阅读
UVM中通过静态类实现对全局资源实现管理
2023-08-07
2691阅读
行为型设计模式在UVM中的应用有哪些呢？
2023-08-07
1227阅读
一文详解UVM设计模式
2023-08-06
2705阅读
多联机线控器显示09是什么故障？
2023-08-02
3824阅读
什么是形式验证(Formal验证)？Formal是怎么实现的呢？
2023-07-21
1.2w阅读
编写动态的验证环境
2023-07-17
744阅读
太真实了！那些你不知道的IC验证日常
2023-07-13
2073阅读
RAL寄存器模型操作指南
2023-07-12
1268阅读
寄存器模型Register Model学习笔记
2023-07-11
2764阅读
对验证现状的几点思考
2023-07-10
596阅读
UVM环境debug的正确开启方式
2023-07-03
3152阅读
UVM中uvm_config_db机制背后的大功臣
2023-06-29
1715阅读
上一页
2
/
9
下一页
相关推荐
更多 >
IOT(3275)
海思(444)
STM32F103C8T6(68)
数字隔离(58)
硬件工程师(203)
wifi模块(271)
MPU6050(72)
74ls74(5)
Protues(15)
UHD(39)
STC12C5A60S2(59)
×
20
完善资料，
赚取积分
下载APP
搜索内容
