搜索内容
登录
Verilog
31人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
716
文章
652
视频
949
帖子
114749
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
用AI来写Verilog代码能行吗
2023-05-05
1592阅读
systemverilog随机约束implication的概率分析
2023-05-04
2349阅读
FPGA设计原则总结
2023-05-04
1184阅读
SpinalHDL BlackBox时钟与复位
2023-05-04
1605阅读
Windows上使用iverilog+gtkwave仿真
2023-04-28
5245阅读
仿真时为什么顶层不例化
2023-04-28
2325阅读
不同的Verilog代码功耗与面积(PPA)差距能有多大？
2023-04-26
3445阅读
verilog向量的部分选择
2023-04-25
2665阅读
基于Verilog的分数分频电路设计
2023-04-25
2824阅读
偶数分频/奇数分频/分数分频详解
2023-04-25
1.1w阅读
FPGA学习经验总结
2023-04-23
1943阅读
fpga串口通信的verilog驱动编程解析
2023-04-21
1561阅读
X态如何通过RTL级和门级仿真模型中的逻辑进行传播呢？
2023-04-20
4070阅读
Interface端口的概念介绍
2023-04-19
3154阅读
搞芯片怎么能不懂perl语言呢？
2023-04-18
2121阅读
基于FPGA的按键检测设计
2023-04-18
3235阅读
如何在verilog中使用If语句和case语句？
2023-04-18
7139阅读
Verilog中循环语句简介
2023-04-15
4629阅读
RAM初始化的下板验证
2023-04-11
1750阅读
CRC校验verilog代码如何生成？
2023-04-11
4328阅读
上一页
14
/
66
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
MPU6050
UHD
Protues
74ls74
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
