搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
693
文章
652
视频
927
帖子
110132
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
verilog双向端口的使用
2024-02-23
1427阅读
verilog inout用法与仿真
2024-02-23
3091阅读
verilog中repeat必须用begin和end吗
2024-02-23
1245阅读
verilog中initial和always的区别
2024-02-22
2963阅读
verilog中for循环是串行执行还是并行执行
2024-02-22
2953阅读
verilog如何调用其他module
2024-02-22
5955阅读
verilog task和function区别
2024-02-22
1115阅读
verilog function函数的用法
2024-02-22
5775阅读
verilog中function和task的区别
2024-02-22
1926阅读
verilog同步和异步的区别 verilog阻塞赋值和非阻塞赋值的区别
2024-02-22
1753阅读
如何设计一个16比特的减法器呢？
2024-02-19
900阅读
Verilog状态机+设计实例
原创
2024-02-12
4195阅读
verilog中函数和任务对比
原创
2024-02-12
893阅读
Verilog HDL数字集成电路设计方法概述
2024-02-03
247阅读
verilog的135个经典实例
2024-02-02
405阅读
怎么用emac实现Verilog自动连线呢？
2024-01-24
1396阅读
verilog运算符的优先级
2024-01-19
3136阅读
如何对Verilog/SystemVerilog代码加密
2024-01-15
3114阅读
Verilog中的三态门与双向信号详解
2024-01-11
9050阅读
关于FPGA的开源项目介绍
2024-01-10
1476阅读
上一页
3
/
65
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
Protues
UHD
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
