搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
693
文章
652
视频
927
帖子
110143
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
如何设计一个参数化的数据选择器
2023-11-20
1158阅读
浅谈Verilog HDL代码编写风格
2023-11-20
778阅读
基于Feature架构设计的百兆以太网交换机项目
2023-11-20
762阅读
现在公司里做设计是用SV还是Verilog？
2023-11-15
590阅读
CRC校验码的多种Verilog实现方式
2023-11-12
6018阅读
Verilog基础：介绍几个常用的按位操作符
2023-11-09
1853阅读
Verilog基础：几个常用的按位操作符
2023-11-09
1392阅读
ADS VerilogA的权宜之计—直接解决ADS向量端口问题
2023-11-09
1895阅读
如何高效替换Soft IP中的标准cell
2023-11-09
610阅读
DDS信号生成模块的Verilog实现
2023-11-08
1911阅读
使用“~”运算符对单bit信号进行取反
2023-11-08
1370阅读
使用枚举类型表示状态机进入死循环
2023-11-07
1006阅读
在SOC环境里面C代码是怎么执行的？
2023-11-06
2314阅读
基于verilog的万年历
2023-11-06
377阅读
pipeline高端玩法—优先级介绍
2023-11-04
653阅读
Xilinx FPGA学习笔记
2023-11-02
754阅读
考虑x和z在verilog条件语句中的使用情况
2023-11-02
1844阅读
SystemVerilog相比于Verilog的优势
2023-10-26
987阅读
systemverilog：logic比reg更有优势
2023-10-26
1163阅读
vcs实用技巧
2023-10-25
1121阅读
上一页
5
/
65
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
Protues
UHD
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
