Perl脚本原理和使用方法

Verilog中的数据位操作技巧

SystemVerilog的随机约束方法

verilog语法说明之case casez case

基于FPGA实现NVME控制器

Verilog编码中位宽不匹配的危害是什么？

数码管的显示原理及其实现方式

Verilog UDPs的语法说明

verilog的数据类型

基于循环队列的FIFO缓存实现

VHDL与Verilog硬件描述语言TestBench的编写

ZYNQ7000系列FPGA资源对比

奇偶校验器的设计方法和特点

verilog-2005和systemverilog-2017标准规范

Interface接口的优势和使用示例

Testbench的基本组成和设计规则

阻塞赋值与非阻塞赋值区别 异步复位、同步复位和异步复位同步撤销

基于Verilog的同步FIFO的设计方法

调制解调verilog程序开发需求

soc中的组合逻辑和时序逻辑应用说明