资料下载
时钟抖动时域分析
分享资料个
新型的高速ADC 都具备高模拟输入带宽（约为最大采样频率的3 到6 倍），因此它们可以用于许多欠采样应用中。ADC 设计的最新进展极大地扩展了可用输入范围，这样系统设计人员便可以去掉至少一个中间频率级，从而降低成本和功耗。在欠采样接收机设计中必须要特别注意采样时钟，因为在一些高输入频率下时钟抖动会成为限制信噪比（SNR） 的主要原因。 本系列文章共有三部分，“第1 部分”重点介绍如何准确地估算某个时钟源的抖动，以及如何将其与ADC 的孔径抖动组合。在“第2 部分”中，该组合抖动将用于计算ADC 的SNR，然后将其与实际测量结果对比。“第3 部分”将介绍如何通过改善ADC 的孔径抖动来进一步增加ADC 的SNR，并会重点介绍时钟信号转换速率的优化。
根据Nyquist-Shannon 采样定理，如果以至少两倍于其最大频率的速率来对原始输入信号采样，则其可以得到完全重建。假设以 100 MSPS 的速率对高达 10MHz 的输入信号采样，则不管该信号是位于 1 到 10MHz 的基带（首个Nyquist 区域），还是在 100 到 110MHz 的更高 Nyquist 区域内欠采样，都没关系。在更高（第二个、第三个等）Nyquist 区域中采样，一般被称作欠采样或次采样。然而，在 ADC 前面要求使用抗混叠过滤，以对理想 Nyquist 区域采样，同时避免重建原始信号过程中产生干扰。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
