资料下载
×
VLSI测试中移相伪随机序列的设计
消耗积分:3 |
格式:rar |
大小:333 |
2008-11-11
分享资料个
为了用较少的硬件和测试时间开销获得对被测电路较高的故障覆盖，提出了一种数字集成电路测试中多扫描链的配置方法。该方法基于最大周期的线性反馈移位寄存器LFSR生成的m序列的移位可加性，可使较短长度的LFSR驱动多个扫描链；为了减小LFSR生成序列的互相关性，利用LFSR与其对偶LFSR间的关系，提出了基于逻辑仿真的移相器的快速设计方法，实验结果验证了该方法的有效性，对VLSI的内测试和外测试皆适用。
关 键 词 线性反馈移位寄存器; 移相器; m序列; 移位可加性; 伪随机测试
以少的时间开销和硬件代价获得高的故障覆盖率一直是各种数字集成电路或系统测试方案研究对象。在已有的测试方案中，随机测试技术由于无需确定性测试矢量生成器和适宜于内测试的特性，故获得广泛应用。在许多可测性方案中，为了减少测试时间开销常使用多扫描通道[1]，通常采用具有最大周期的线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)产生的m序列提供多扫描通道的并行输入，但因LFSR中存在通过对相邻单元的现态简单左移或右移来获得次态值的现象，必然造成LFSR中相邻位流间的互相关性[2]，将这种位流用于被测电路(Circuits Under Test，CUT)多扫描通道的输入，对CUT而言，输入的并非伪随机数，用这种存在互相关性的序列进行测试，将使故障覆盖率不合要求或增大测试长度，改进这一缺陷的措施之一便是在LFSR的并行输出和多通道扫描输入间设计一个移相器(Phase Shifter，PS)，PS本质上为一个异或树状网络，其作用是将LFSR的若干单元经异或运算后用来驱动扫描通道，PS设计的目的是决定由哪些LFSR单元的异或结果产生的序列来保证对另一参考通道具有给定的相移，如由长度为3的LFSR的某两个单元产生的两个移位等价序列S1=(1011001)，S2=(0011011)，则S2相对S1的相移P(S1,S2)=4。采用PS不仅能克服上述弊端，而且能使短长度的LFSR驱动多扫描通道，本文提出了基于逻辑仿真的移相器的快速设计方法。
关 键 词 线性反馈移位寄存器; 移相器; m序列; 移位可加性; 伪随机测试
以少的时间开销和硬件代价获得高的故障覆盖率一直是各种数字集成电路或系统测试方案研究对象。在已有的测试方案中，随机测试技术由于无需确定性测试矢量生成器和适宜于内测试的特性，故获得广泛应用。在许多可测性方案中，为了减少测试时间开销常使用多扫描通道[1]，通常采用具有最大周期的线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)产生的m序列提供多扫描通道的并行输入，但因LFSR中存在通过对相邻单元的现态简单左移或右移来获得次态值的现象，必然造成LFSR中相邻位流间的互相关性[2]，将这种位流用于被测电路(Circuits Under Test，CUT)多扫描通道的输入，对CUT而言，输入的并非伪随机数，用这种存在互相关性的序列进行测试，将使故障覆盖率不合要求或增大测试长度，改进这一缺陷的措施之一便是在LFSR的并行输出和多通道扫描输入间设计一个移相器(Phase Shifter，PS)，PS本质上为一个异或树状网络，其作用是将LFSR的若干单元经异或运算后用来驱动扫描通道，PS设计的目的是决定由哪些LFSR单元的异或结果产生的序列来保证对另一参考通道具有给定的相移，如由长度为3的LFSR的某两个单元产生的两个移位等价序列S1=(1011001)，S2=(0011011)，则S2相对S1的相移P(S1,S2)=4。采用PS不仅能克服上述弊端，而且能使短长度的LFSR驱动多扫描通道，本文提出了基于逻辑仿真的移相器的快速设计方法。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
