资料下载
×
高云半导体HCLK资源用户指南
消耗积分:0 |
格式:rar |
大小:0.30 MB |
2020-12-10
分享资料个
高云半导体FPGA 产品具有丰富的高速时钟资源，具有低抖动和低偏差性能，可以支持I/O 完成高性能数据传输，是专门针对源时钟同步的数据传输接口而设计的。高速时钟模块对时钟进行2、3.5、4、5、8 分频，可为IDES4/IVIDEO/IDES8/IDES10/IDES16/OSER4/OVIDEO/OSER8/OSER10/OSER16 等IO Logic 资源提供时钟。
HCLK 资源数量为2 个，位于Bank2。Bank2 的左半Bank 和右半Bank分别有一个HCLK 资源，位于左半Bank 上的HLCK 资源只能用于左半Bank上的IO Logic 资源，右半Bank 上的HLCK 资源只能用于右半Bank 上的IOLogic 资源。
任何一个HCLK 的时钟输入信号可送到另一个HCLK。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
