×

如何使用FPGA实现实现高速并行FIR滤波器

消耗积分:0 | 格式:rar | 大小:0.31 MB | 2021-01-28

分享资料个

　　提出了一种基于多相滤波器的并行有限脉冲响应（finite impulse response，FIR）滤波器结构，可以有效提高滤波器运算的吞吐率，与传统的串行滤波器结构比，并行滤波器运算速度可以提高L倍，其中L为并行的路数，并且运算延迟小。首先从理论上分析了基于多相滤波器的并行滤波原理，并以八路并行为例，对FIR滤波运算做了浮点仿真验证。然后用经典符号数表示以及优化定点滤波器系数，并针对滤波器系数设计了流水线结构。最后在Ahera的Stratix II系列芯片上实现了定点并行滤波器。可编程逻辑阵列（field programmable gate array，FPGA）编译以及下栽测试结果表明，该滤波器仅占用少量的资源，其等效吞吐率可以达到2 GHz。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !