×

如何使用FPGA实现可选主元LU分解流水线算法的设计

消耗积分:0 | 格式:rar | 大小:0.80 MB | 2021-03-31

分享资料个

　　提出了一种可以进行列主元选取的细粒度LU分解流水线算法并在现场编程门阵列（FPGA）上得到了实现。该算法可以在进行列主元选取的同时，充分利用数据的重用性，以减少数据读写次数。对其中的关键运算实现了细粒度全流水，提高了分解性能。与Celeron（R）3.07GHz通用处理器主机相比可以得到平均6到7倍的加速比。与其他在FPGA上实现的LU分解算法相比，该算法在占用相对较少资源和保持高分解效率的前提下提高了计算的精确度和稳定性.

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(1)
发评论
chenlance2979 2021-05-31
0 回复 举报
承接fpga和芯片开发项目， 免费分享技术资料2T云盘, +VX: www8928 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !