资料下载
×
用于MCU上的代码下载与执行的并发并行XIP闪存和SRAM设计
消耗积分:2 |
格式:zip |
大小:0.04 MB |
2022-09-05
vinww特烦恼
分享资料个
此参考设计展示了如何实现异步并列式闪存和 SRAM 存储器并将其连接到性能微控制器 TM4C129。通过在主机总线 16 模式下使用 EPI 接口并提供用于连接 1Gbit-8Mbit 范围的 16 位并列式闪存和 16Mbit 16 位并行式 SRAM 的多种芯片选择来构建此实施，开发人员便可将代码和数据空间扩展到 TM4C1294 微控制器最大内部存储器的范围之外。
特性
通过 60MHz 外设接口 (EPI) 将可用存储空间扩展到 1Gbit 16 位闪存和 16Mbit 16 位异步 SRAM，适用于存储密集型应用
专为（前身为 Tiva MCU）EK-TM4C1294XL Connected LaunchPad 而设计
为通过 EPI 的并列式闪存现场编程提供串行启动加载程序
支持对连接到 EPI 的闪存和 SRAM 进行检测
可将闪存大小设计从 64Mbit 扩展为 1Gbit
源代码包含 Code Composer Studio 项目示例
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
