资料下载
×
基于CPLD的VHDL语言数字钟(含秒表)设计
消耗积分:0 |
格式:doc |
大小:95 KB |
2011-09-27
分享资料个
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(3)
发评论
-
jf_1689824200.9866
2021-10-10
0 回复 举报谢谢 收起回复
-
yingyinge
2012-11-15
0 回复 举报xiexie 收起回复
全部评论
- 相关下载
- 相关文章
