×

基于跳跃式Wallace树的低功耗32位乘法器

消耗积分:5 | 格式:rar | 大小:130 | 2009-04-17

分享资料个

为了提高乘法器的综合性能，从3个方面对乘法器进行了优化设计。采用改进的Booth算法生成各个部分积，利用跳跃式Wallace树结构进行部分积压缩，通过改进的LING加法器对压缩结果进行求和。在FPGA上进行验证与测试，并在0.18 μm SMIC工艺下进行逻辑综合及布局布线。结果表明，与采用传统Wallace树结构的乘法器相比，该乘法器的延时减少了29%，面积减少了17%，功耗降低了38%，能够满足高性能的处理要求。
关键词：Booth算法；跳跃式Wallace树；乘法器；LING加法器
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !