×

FPGA实现数字时钟

消耗积分:0 | 格式:pdf | 大小:414 KB | 2011-11-29

分享资料个

在Quartus Ⅱ开发环境下,用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字时钟. 通过将设计代码下载到FPGA的开发平台Altera DE2开发板上进行了功能验证. 由于数字时钟的通用性及Verilog HDL语言的可移植性,因此本数字时钟可直接应用于各种不同系列的FPGA芯片的设计中.

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(5)
发评论
null指针 2017-01-02
0 回复 举报
hhhhhhhh 收起回复
null指针 2017-01-02
0 回复 举报
好好 收起回复
全部评论

下载排行榜

全部5条评论

快来发表一下你的评论吧 !