资料下载
×
PCB终端匹配电阻设计
消耗积分:1 |
格式:pdf |
大小:292KB |
2013-12-04
lijinglongzi
分享资料个
匹配电阻位置的变化对信号波形的影响
3.1 并联终端匹配情况－匹配电阻位于接收端之前如图 1a 所示。
我们构建了三组终端匹配的结构。第一组结构中终端匹配电阻直接与接收器相连（理想状态，图 1a 上）；第二组结构中终端匹配电阻位于距离终端 0.5in.处（图 1a 中），即有 0.5in.的传输线没有被匹配；第三组结构中终端匹配电阻位于终端 1in.处（图 1a 下）。驱动器和接收器模型选用 Hyperlynx7.0 自带的简易 IBIS 模型：CMOS，3.3V，FAST （该模型驱动波形的上升时间约为 1.5ns）。传输线特征阻抗为 92.9 欧姆，传输线总长为 20in. （约为 0.5m 左右），总的延迟时间为 2.975ns，线宽为 6mil。驱动信号的频率为 100MHZ，
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
