A 640-Mbs 2048-bit programmable LDPC decoder chip
A Memory Efficient Partially Parallel Decoder Architecture for QC-LDPC Codes
A Memory Efficient Serial LDPC Decoder Architecture
A parallel LSI architecture for LDPC decoder improving message-passing schedule
A Scalable Architecture for LDPC Decoding
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !