资料下载
×
一种有效的WCDMA信道编解码任务调度方案研究
消耗积分:3 |
格式:rar |
大小:106 |
2009-08-26
分享资料个
根据WCDMA 多信道复用、高速率业务以及终端系统在功耗，性能，体积等方面的一系列要求，提出了一种基于时隙（slot）调度信道编解码模块中各子处理单元的方案，可使整个模块资源配置更加优化，执行效率更高。考虑到DSP 处理器和大规模FPGA 各自突出的性能特点，本文采用DSP 和FPGA 协同处理来实现整个方案。
关键字：WCDMA；信道编解码；时隙；DSP；FPGA；中断；
WCDMA 支持高速率传输，并且同时满足不同速率和质量要求的业务复用。这就要求信
道编解码模块必须采用一种灵活的业务复用方案，高效、动态的进行多信道处理[1]。而由于终端设备在功耗、实时性及存储要求等方面的特殊性，使整个系统的实现变得更加复杂。
随着 DSP 处理器和大规模FPGA 技术在近些年的高速发展，DSP+FPGA 的硬件架构能
完全支持上述这些复杂技术的实现[1]。但由于该硬件架构需要相应的软件支持才能发挥它们的性能，所以寻求一种有效的软件方案是实现整个信道编解码模块的关键。本文结合WCDMA 一帧多时隙[3]的特点，给出了一种基于时隙来灵活调度各处理模块的中断任务处理方案，该方案充分发挥DSP 在任务实时调度方面的优势，使整个系统的硬件资源得到最大的利用，执行效率得到尽可能的提升，并且系统功耗在一定程度上能得到有效降低。
关键字：WCDMA；信道编解码；时隙；DSP；FPGA；中断；
WCDMA 支持高速率传输，并且同时满足不同速率和质量要求的业务复用。这就要求信
道编解码模块必须采用一种灵活的业务复用方案，高效、动态的进行多信道处理[1]。而由于终端设备在功耗、实时性及存储要求等方面的特殊性，使整个系统的实现变得更加复杂。
随着 DSP 处理器和大规模FPGA 技术在近些年的高速发展，DSP+FPGA 的硬件架构能
完全支持上述这些复杂技术的实现[1]。但由于该硬件架构需要相应的软件支持才能发挥它们的性能，所以寻求一种有效的软件方案是实现整个信道编解码模块的关键。本文结合WCDMA 一帧多时隙[3]的特点，给出了一种基于时隙来灵活调度各处理模块的中断任务处理方案，该方案充分发挥DSP 在任务实时调度方面的优势，使整个系统的硬件资源得到最大的利用，执行效率得到尽可能的提升，并且系统功耗在一定程度上能得到有效降低。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
