×

一种节省硬件资源的DFT伪码捕获实现方法

消耗积分:3 | 格式:rar | 大小:240 | 2009-09-22

张燕

分享资料个

DFT 伪码捕获算法在进行伪码搜索的同时估计多普勒频偏，为了满足捕获精度要求，需
要增加DFT 点数，但随着运算点数的增加硬件实现难度成倍增长。本文提出一种基于FPGA 的在不增加DFT 点数的前提下实现高精度伪码捕获的方法，详细介绍了如何通过采用查找表和浮动窗等方法在保证系统性能的同时节省资源，通过在FPGA 器件中验证表明该方法捕获速度快，精度高，硬件实现简单，占用资源少，有很强的实用价值。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !