资料下载
3GHz CMOS低噪声放大器的优化设计
刘埃生
分享资料个
基于0.18 μm CMOS 工艺，采用共源共栅源极负反馈结构，设计了一种3 GHz
低噪声放大器电路。从阻抗匹配及噪声优化的角度分析了电路的性能，提出了相应的优
化设计方法。仿真结果表明，该放大器具有良好的性能指标，功率增益为23.4 dB，反
向传输系数为-25.9 dB，噪声系数为1.1 dB，1dB 压缩点为﹣13.05 dBm。
关键词：低噪声放大器；噪声系数；线性度；CMOS 工艺
现代无线通信技术不断地朝着低成本、便携式的方向发展，使得基于CMOS工艺的射频
集成电路成为近年来的研究热点。在射频接收机的设计中，要想得到良好的总体系统性能，前端电路的优化设计尤为关键。而低噪声放大器（LNA）作为无线通信系统射频接收机的第一个功能模块，其噪声特性直接影响着整个接收机的灵敏度和信噪比，它必须在一定的功耗条件下，提供足够的增益、优异的噪声性能、良好的线性度和输入输出匹配。在GHz频率范围内，CMOS工艺相比其他工艺有价格低、集成度高、功耗低等优点，利用CMOS工艺来设计射频集成电路已经得到越来越广泛的应用，本文即采用CMOS工艺来实现对一种3 GHz低噪声放大器的优化设计。
在LNA 的设计中，应对增益、噪声系数、输入阻抗、线性度等几个关键参数采取折衷
原则进行处理[1]。T. H. Lee 提出了功率约束条件下的设计规范[2]，之后又有很多人对CMOSLNA 的设计方法进行了研究[3-5]。本文主要从分析LNA 的输入输出阻抗匹配和噪声系数的角度出发，针对每个参数的影响因素，分别提出优化的方法，然后综合考虑其他各项指标，设计出了一种性能良好的低噪声放大器，并进行了电路仿真和版图设计。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
