×

DDR3寄存器和PLL数据表

消耗积分:0 | 格式:pdf | 大小:767.61KB | 2024-08-23

分享资料个

这款1:2或26位1:2和4位1:1奇偶校验寄存器时钟驱动器设计用于Vpp为1.5 V的DDR 3寄存器DIMM、Vpp为1.35 V的DDR3L寄存器DIMM和Vpp为1.25 V的DDR3U寄存器DIMM。所有输入均与1.5 V、1.35V和1.25 V CMOS兼容。所有输出均为CMOS驱动器，针对驱动DDR3 RDIMM应用中端接走线上的dram信号进行了优化。时钟输出Yn和Yn以及控制网络输出DxCKEn、DxCSn和DxODTn可以用不同的强度和偏斜来驱动，以优化信号完整性、补偿不同的负载并均衡信号传输速度。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !