资料下载
×
器件的时钟配置和TAx5x1x系列的灵活时钟
消耗积分:0 |
格式:pdf |
大小:546.69KB |
2024-08-28
江根磊
分享资料个
该器件支持主要 ASI 和辅助 ASI。有几种自动运行模式可供选择，其中主要 BCLK/FYSNC 或辅助 BCLK/FSYNC 可用于确定传入时序模式
本文档适用于以下器件型号： TAC5212、TAC5112、TAC5211、TAC5111、TAA5212、TAD5212、TAD5112、TAC5412-Q1、TAC5411-Q1、 TAC5312-Q1、TAC5311-Q1、TAC5212-Q1、TAC5211-Q1、TAC5112-Q1、TAC5111-Q1、TAA5412-Q1、 TAD5212-Q1、TAD5112-Q1 这些器件具有智能自动配置模块，可生成 ADC 和 DAC 电路以及用于信号处理的数字滤波器引擎所需的所有必要 内部时钟。该配置通过监测音频总线上 FSYNC 和 BCLK 信号的频率来实现。该器件支持（FSYNC 信号频率的） 各种数据采样率和 BCLK 与 FSYNC 的比率，以便在内部配置所有时钟分频器（包括 PLL 配置），而无需主机编 程。
本文档适用于以下器件型号： TAC5212、TAC5112、TAC5211、TAC5111、TAA5212、TAD5212、TAD5112、TAC5412-Q1、TAC5411-Q1、 TAC5312-Q1、TAC5311-Q1、TAC5212-Q1、TAC5211-Q1、TAC5112-Q1、TAC5111-Q1、TAA5412-Q1、 TAD5212-Q1、TAD5112-Q1 这些器件具有智能自动配置模块，可生成 ADC 和 DAC 电路以及用于信号处理的数字滤波器引擎所需的所有必要 内部时钟。该配置通过监测音频总线上 FSYNC 和 BCLK 信号的频率来实现。该器件支持（FSYNC 信号频率的） 各种数据采样率和 BCLK 与 FSYNC 的比率，以便在内部配置所有时钟分频器（包括 PLL 配置），而无需主机编 程。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
