资料下载
×
基于SRAM编程技术的PLD核心可重构电路结构设计
消耗积分:2 |
格式:rar |
大小:225 |
2009-11-30
张艳
分享资料个
CPLD 相对于FPGA 更适合实现时序逻辑较少而组合逻辑相对复杂的功能，比如复杂的状态机和译码电路等。CPLD 的EEPROM 编程技术不适合动态可重构的应用。本文针对 CPLD 的核心可编程结构：P-Term 和可编程互连线，采用2.5V、0.25μmCMOS 工艺设计了功能相近的基于SRAM 编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷，并且相对于传统的CPLD 互联结构减少了50%的编程数据。在动态可重构系统中，采用上述新结构的PLD 相对于FPGA 可以更有效地实现可重构的复杂状态机和译码电路等应用。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
