资料下载
高速CMOS电路的操作保护措施
分享资料个
高速CMOS 电路的操作保护措施
静电放电（ESD）是CMOS电路失效的原因之一。所谓静电放电是指：不同静电电位（由于直接接触引起或者由于静电场感应引起）的物体间静电荷的转移。高速CMOS 电路的输入端是绝缘栅极，很容易遭电压击穿。
受静电放电损伤的器件根据其受损伤的程度表现为几种情况。一种是器件的输入端受到严重损伤，输入与电源端短路、与地端短路或开路;另一种是损伤不太严重，表现出间断失效或损坏;还有一种是输入漏电流增大。
虽然在器件的输入端设计了保护网络，但是由于常用的塑料、普通的织物、不接地的人体表面等等都会产生和贮存静电荷（例如人在打蜡地板上走动产生的静电压为4~15kV），因此在操作高速CMOS 电路时难免会产生较强的静电放电。为此，应遵守下列保护措施。
l.不应超过本手册规定的极限值。
2.全部不用的输入端应接至电源（Vc）或地。
3.所有低阻抗设备（脉冲发生器等）仅在器件接通电源后再连至器件输入端;同样，这种设备应在关断电源前拆除。
4.高速CMOS 电路应在防静电材料中贮存或运输。
5.操作人员应在操作器件前接地，器件应放在接地的工作台面上。
6.尼龙或其它产生静电的材料不应接触器件。
7.当采用自动操作时，应使用电离气体送风机和操作室加湿器，并且将可疑区域接地。
8.当需要矫直引线或进行手工焊接时，所采用的设备应接地。
9.采用波焊时，波焊设备、焊槽和传送系统必须接地。
10.电源接通期间不应把器件从测试座上插入或拨出。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
