×

AD设计DDR3时等长设计技巧

消耗积分:6 | 格式:pdf | 大小:5.29 MB | 2025-07-29

zzw384670890

分享资料个

本文紧接着前一个文档《AD设计DDR3时等长设计技巧-数据线等长 》。本文着重讲解DDR地址线、控制信号线等长设计，因为地址线、控制信号线有分支，SOC有可能带有2片DDR或者更多，我们叫做T型分支，所以要做T型等长处理，保证高速信号有效通信。除了T型等长，有些控制信号线还带有串接的匹配电阻，这就要用到AD中的Xsigna。本文正是使用Xsignal处理相应的等长设计。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !