资料下载
DDR3 SDRAM的JESD79-3D标准免费下载
Louis
分享资料个
本文件定义了DDR3 SDRAM规范，包括特性、功能、交直流特性、封装和球/信号分配。本文档的目的是为符合jedec的512 MB到8 GB的x4、x8和x16 ddr3 sdram设备定义一组最低要求。本标准是根据DDR2标准（Jesd79-2）和DDR标准（Jesd79）的某些方面制定的。DDR3 SDRAM操作的每个方面的更改都经过了委员会投票的考虑和批准。然后将这些投票的累积合并在一起，以制备本文件，即Jesd79-3D，替换整个将这些更改合并到功能描述和操作中。
ddr3 sdram是一种高速动态随机存取存储器，内部配置为八行dram。DDR3 SDRAM采用8n预取结构实现高速操作8n预取体系结构与一个接口相结合，该接口设计用于在I/O管脚处每个时钟周期传输两个数据字DDR3 SDRAM的单次读写操作包括内部DRAM核心的单次8n位宽的四时钟数据传输和在I/O管脚的两次相应的n位宽的半时钟周期数据传输对ddr3 sdram的读写操作是面向突发的，从一个选定的位置开始，并按编程顺序继续8个突发长度或4个“切碎”突发。操作从注册活动命令开始，然后注册读或写命令。与激活命令一致注册的地址位用于选择要激活的银行和行（BA0-BA2选择银行；A0-A15选择行有关具体要求，请参阅第15页的“DDR3 SDRAM寻址”。与读或写命令一致注册的地址位用于选择突发操作的起始列位置，确定是否发出自动预充电命令（通过A10），并选择BC4或BL8模式“动态”（通过A12）如果在模式寄存器中启用在正常操作之前，DDR3 SDRAM必须以预定义的方式通电和初始化。以下各节提供了有关设备重置和初始化、寄存器定义、命令说明和设备操作的详细信息。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
