×

Cache中Tag电路的设计

消耗积分:3 | 格式:rar | 大小:163 | 2010-05-08

分享资料个

摘要：在SoC系统中，片上缓存(Cache)的采用是解决片上处理器和片外存储器之间速度差异的重要方法，Cache中用来存储标记位并判断Cache是否命中的Tag电路的设计将会影响到整个Cache的性能。本文阐述了Tag电路原理，采用write和compare两根控制信号线，控制Tag电路在预充电，比较和加载三种状态之间进行转换。仿真结果表明Tag电路可以实现其功能，使系统性能得到提高。
关键词：SoC；Cache；Tag电路
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !